

# Soluzione della Prova Scritta di Complementi di Elettronica II

18 Aprile 2007

- 1) Per l'Inverter ad area minima la capacità di ingresso risulta  $C_{inv1} = (1+\varepsilon)(C_{ox}L_{MIN}^2 + 2L_{MIN}C_{GS0}) = 1.75fF$ , dove  $\varepsilon = \beta'_n/\beta'_p = 1.6$ . Siccome per  $V_T = 0.4V$  e  $V_{DD} = 1.8V$  si ha  $F(V_T/V_{DD}) = 2.09$ , il ritardo caratteristico della tecnologia vale

$$t_{p0} = \frac{2C_{inv1}F(V_T/V_{DD})}{\beta'_n V_{DD}} = 10.1ps$$

Il *parasitic effort* dell'invertitore vale invece:

$$P_{inv} = \frac{2C_{GS0} + C_{j0}L_{SD}}{2C_{GS0} + C_{ox}L_{MIN}} \simeq 1.1$$

dove si è sfruttato  $L_{SD} = 3L_{MIN}$  e si è posto  $K_{eq} = 1$  (che corrisponde ad avere trascurato la non linearità della capacità delle giunzioni).

I *logical effort* sono:

$$g_{nor} = \frac{1 + 4\varepsilon}{1 + \varepsilon} = 2.85 \quad g_{nand} = \frac{2 + \varepsilon}{1 + \varepsilon} = 1.4 \quad g_{xnor} = \frac{(2 + 2\varepsilon)}{(1 + \varepsilon)} = 2$$

inoltre i *parasitic effort* sono  $p_{nand} = p_{nor} = 2p_{inv} = 2.2$  e  $p_{xnor} = p_{nor} = 4p_{inv} = 4.4$ .

- 2) Affinchè siano uguali i ritardi al nodo  $O1$  ed  $O2$  è necessario che siano uguali i ritardi dal nodo  $X$  ad  $O1$  ed  $O2$ . Imponendo l'uguaglianza di tali ritardi otteniamo:

$$t_{p0} \left( g_{xnor} \frac{C_1}{C_{xnor}} + p_{xnor} \right) = t_{p0} \left( g_{nor} \frac{C_2}{C_{nor}} + p_{nor} \right)$$

Siccome  $p_{nor}$  e  $p_{xnor}$  sono uguali otteniamo la semplice relazione di proporzionalità fra  $C_{xnor}$  e  $C_{nor}$ :

$$\frac{C_{xnor}}{C_{nor}} = \frac{g_{xnor} C_1}{g_{nor} C_2}$$

Questa relazione consente di ottenere un *branching effort* indipendente dai dimensionamenti:

$$b_x = 1 + \frac{C_{xnor}}{C_{nor}} = 1 + \frac{g_{xnor} C_1}{g_{nand} C_2} \simeq 1.5$$

- 3) La relazione fra  $C_{xnor}$  e  $C_{nor}$  individuata al punto precedente assicura che i ritardi al nodo  $O1$  ed  $O2$  siano uguali. Nel seguito consideriamo quindi il percorso di segnale dall'ingresso  $IN$  al nodo  $O2$ . Il *logical effort* vale  $G = g_{nand} g_{nor} = 3.99$ , mentre l'*electrical effort* risulta  $H = C_2/C_{inv1} = 40$ . Il *path effort* complessivo è quindi  $F = GHb_x = 240$ . Noto il valore di  $p_{inv} = 1.1$ , lo *stage effort* ottimo della tecnologia risulta  $\rho = 2.82 + 0.711.06 = 3.6$ , quindi il numero ottimo di stadi per il circuito in esame risulta  $\hat{N} = \ln F / \ln \rho = 4.5$ . Scegliamo di usare cinque stadi e quindi lo *stage effort* ottimo vale  $\hat{f} = \sqrt[5]{F} = 2.99$ . Inoltre sarà necessario aggiungere 2 invertitori.

Noto il valore di  $\hat{f}$ , si possono calcolare i dimensionamenti degli stadi:

$$C_{nor} = \frac{g_{nor} C_2}{\hat{f}} = 66.7fF \quad C_{nand} = \frac{g_{nand} b_x C_{nor}}{\hat{f}} = 46.9fF \quad C_{inv3} = \frac{C_{nand}}{\hat{f}} = 15.7fF \quad C_{inv2} = \frac{C_{inv3}}{\hat{f}} = 5.24fF$$

dove  $C_{inv3}$  e  $C_{inv2}$  sono le capacità degli invertitori aggiunti. Inoltre il valore di  $C_{xnor}$  si ottiene dal legame fra  $C_{xnor}$  e  $C_{nor}$  discusso al punto (2):

$$C_{xnor} = \frac{g_{xnor} C_1}{g_{nor} C_2} C_{nor} = (b_x - 1) C_{nor} = 33.3fF$$

Il ritardo complessivo vale quindi:

$$t_p = t_{p0}(5 \cdot \hat{f} + 3p_{inv} + 2p_{inv} + 4p_{inv}) \simeq 24.8 t_{p0} \simeq 250ps.$$